cadence怎样drc检查
软件: cadence
Cadence Allegro的DRC（Design Rule Check）检查流程可分为以下五个核心步骤，结合权威信息源整理如下：
一、准备工作
技术文件准备
需导入工艺厂商提供的DRC技术文件，并确保文件路径正确。Linux系统需将技术文件转换为dos2unix格式，避免读取错误。
二、导出GDS数据
生成GDS文件
通过Layout生成GDS数据，具体操作为：
打开icfb-log窗口，选择File > Export > Stream；
在LibraryBrowser中定位Layout文件，设置输出路径（如./DRC/*.GDS）。
三、执行DRC检查
运行DRC工具
在命令行中输入PCB Design Rules Check，或通过菜单Tool > Design Rules Check启动检查；
设置检查模式（如Run On Design或Run On Selection），并选择是否生成报告。
四、查看与处理结果
分析DRC报告
DRC Browser ：显示错误标记（如绿色小圆），可直接定位问题区域；
Status对话框 ：提供未连接引脚、自由元素等详细信息，需结合Browser综合判断；
生成报告 ：选择Create DRC Markers生成可视化错误报告，便于后续修改。
五、规则设置（可选）
自定义DRC规则
在Design Rules Options中设置电气、物理规则，根据需求调整检查标准；
使用ERC矩阵检查特定连接错误（如output引脚互连限制）。
注意事项 ：DRC检查可能影响设计，建议先备份文件，检查时勾选Delete DRC Markers以清除原有标记。
一、准备工作
技术文件准备
需导入工艺厂商提供的DRC技术文件，并确保文件路径正确。Linux系统需将技术文件转换为dos2unix格式，避免读取错误。
二、导出GDS数据
生成GDS文件
通过Layout生成GDS数据，具体操作为：
打开icfb-log窗口，选择File > Export > Stream；
在LibraryBrowser中定位Layout文件，设置输出路径（如./DRC/*.GDS）。
三、执行DRC检查
运行DRC工具
在命令行中输入PCB Design Rules Check，或通过菜单Tool > Design Rules Check启动检查；
设置检查模式（如Run On Design或Run On Selection），并选择是否生成报告。
四、查看与处理结果
分析DRC报告
DRC Browser ：显示错误标记（如绿色小圆），可直接定位问题区域；
Status对话框 ：提供未连接引脚、自由元素等详细信息，需结合Browser综合判断；
生成报告 ：选择Create DRC Markers生成可视化错误报告，便于后续修改。
五、规则设置（可选）
自定义DRC规则
在Design Rules Options中设置电气、物理规则，根据需求调整检查标准；
使用ERC矩阵检查特定连接错误（如output引脚互连限制）。
注意事项 ：DRC检查可能影响设计，建议先备份文件，检查时勾选Delete DRC Markers以清除原有标记。
相关推荐
