EENG 34050/EENG VLSI Design课程详解

面向定制集成电路设计的Cadence开发环境：VLSI设计课程指南（EENG 34050/EENG M4050）

导言与学习目标

本实验室旨在为学生介绍Cadence设计环境及Virtuoso工具集的基本使用方法，具体涵盖从原理图输入到模擬分析的全流程数字定制设计方法。通过完成这些实验，学生应具备以下能力：

熟练操作Unix操作系统中基本的Cadence管理任务。


学会启动Cadence并有效利用Virtuoso工具集。


掌控从逻辑门到电阻器等元件的电路级原理图绘制，并执行瞬态模擬。




本课程由三个主要部分构成，基于Cadence工具集和AMS的0.35um CMOS工艺流程，引导学生掌握从电路设计、版图到高级模擬验证技术的全流程。这些实验为课堂讲解提供补充和支持。

使用说明与注意事项

实验室参与：参加由授课教师和实验室指导员主持的实验室课程时，出席是强制性要求。如因特殊原因无法参与，需提前与教师协商。

保密协议：实验室使用供应商AMS提供的保密技术和工具，所有交付的设计和模擬任务应受限于操作指南。确保遵循关于保密协议的最后页面声明，并按时在Blackboard上传相应签名的文档。

作业提交：作业提交时间线十分关键，学生应按照文档指引准确完成练习并通过Blackboard提交。

学习文档的阅读与实践


为确保作者意图完整传达，以下要点需重点强调：


独立完成：所有实验文档应由个人独立完成，不得与他人组队合作。


文档系统性阅读：确保从头至尾按照顺序阅读每节内容，切勿遗漏任何部分。

重点内容：文档中嵌入的任务与练习旨在引导学生分步执行流程，具体区分指令执行与理论知识产出（如示电路、模拟输出、讨论）。

提交流程：为确保准确提交作业，切记仔细阅读作业上传指南与截止日期。


实验作业时间表：

实验1与实验2的工作需在2024年2月29日13:00前完成，并通过Blackboard提交为[ Cadence 原理图与布局作业](total 100点，课程最终成绩占比30%）。

实验3的作业应在2024年4月25日13:00内完成，并通过Blackboard提交为[ Cadence 分析作业](总100点，EENG 34050学生占比20%，EENG M4050学生占比30%）。

学习纪律与学业诚信

明确提出Objective，特别强调学习的专注度与独立性。通过信息技术支持解决特定任务，无法转交作业或获得他人直接答案，尤其是评估过程。遵守学术诚信条例，避免抄袭，确保所有提交内容均为独立完成。

实验室使用规则

安全环境：在实验室使用特定的Linux工作站进行本课程内容时，遵循防止食物和饮料进入的规则。充分尊重共享空间并最小化干扰周围的同事。

远程访问：在需要远程访问实验室设备时，通过指引设定的步骤介入Mac或Windows远程桌面工作环境。

Unix/Linux基础知识

基本命令：Unix_SIMPLE_1提供了一系列基础命令示例，包括角色管理、文件检索与复制、撤销操作和shell命令集成利用。

武汉格发信息技术有限公司，格发许可优化管理系统可以帮你评估贵公司软件许可的真实需求，再低成本合规性管理软件许可,帮助贵司提高软件投资回报率，为软件采购、使用提供科学决策依据。支持的软件有: CAD,CAE,PDM,PLM,Catia,Ugnx, AutoCAD, Pro/E, Solidworks ,Hyperworks, Protel,CAXA,OpenWorks LandMark,MATLAB,Enovia,Winchill,TeamCenter,MathCAD,Ansys, Abaqus,ls-dyna, Fluent, MSC,Bentley,License,UG,ug,catia,Dassault Systèmes,AutoDesk,Altair,autocad,PTC,SolidWorks,Ansys,Siemens PLM Software,Paradigm,Mathworks,Borland,AVEVA,ESRI,hP,Solibri,Progman,Leica,Cadence,IBM,SIMULIA,Citrix,Sybase,Schlumberger,MSC Products...