Cadence SSV 22.11.100版本发布与更新内容

Cadence SSV Release Version 22.11.100: Enhancements & Innovations in Silicon Signoff and Verification

引言

在集成电路设计的复杂性日益提高的今天，Cadence SSV发布版本22.11.100的正式发布是对半导体产业重要里程碑的集中展示。这一版本不仅集合集成了前代产品中的多款核心工具，更加深化了在物理签字和验证流程中的解决方案，旨在帮助设计师在电路板设计的最终环节中确保性能和可靠性。本篇文章精选了两个核心技术解决方案——Tempus Timing Signoff Solution与Voltus IC Power Integrity Solution的关键更新，凸显Cadence SSV 22.11.100对其设计流程的关键贡献。

Tempus Timing Signoff Solution Updates




Tempus Timing Signoff Solution在版本22.1生产版中引入了一系列关键更新，致力于提升设计定时分析的精度和效率。此次更新包括更为先进的路径库手工调优工具，通过深度学习算法自动优化路径库，显著提升了定时容限的预测准确性和设计的后续调优过程。此外，新增的协同分析功能能够更直观地揭示延迟偏差来源，通过强大的可视化工具，帮助设计团队即时识别并解决可能影响性能的重大问题。这些创新极大地增强了设计过程中定时分析的直观性和操作便利性。

Voltus IC Power Integrity Solution Innovations

在Voltus IC Power Integrity Solution方面，此次发布强调了针对复杂电源完整性挑战的解决方案升级。版本22.11.100引入了尺寸可变的元件模型，使设计师能够臻至细节地管理功耗和违规情况。此外，通过集成优化算法，提高完整性的故障检测效率，显著降低了模拟分析的时间。与此同时，更新的仿真工具为查找和解决最重要的电源问题提供了策略向导，确保了高性能集成电路电源设计的安全性。特定的设计元素（如高密度信号和电源网络）的信号完整性分析改进，使得版本22.11.100在处理复杂设计中的信号问题上展现了强大的分析能力。