1.4QUARTUS开发工具-明德扬至简设计法原理与应用

专业分析：明德扬至简设计法在Quartus开发工具下的应用与分析


引言

在数字系统设计的领域中，Quartus开发工具与FPGA的两大制造商——Xilinx和Altera——紧密相连。Quartus作为Altera的综合PLD/FPGA开发软件，以其强大且直观的特性，受到数字系统设计者的青睐。本文旨在探讨Quartus Prime软件的使用方法，并介绍基于Quartus进行FPGA设计的基础步骤与应用实践。

Quartus Prime软件概述

Quartus Prime，作为Altera步入第四代PLD开发平台的标志，不仅延续了强大的设计功能，还增加了以互联网为基础的合作设计支持。其软件界面友好、功能强大，包括支持多种设计输入形式（原理图、VHDL、Verilog HDL、AHDL），内嵌自有的综合器和仿真器，完整覆盖从设计输入到硬件配置的PLD设计流程。




使用Quartus Prime进行设计理念基础介绍


软件基础特征

Quartus Prime作为FPGA设计工具，其界面直观，提供了菜单访问的命令模式，便于用户操作。支持基于Internet的协作设计，兼容Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的工具，优化逻辑锁定模块设计，增加快速编译选项，提升网络编辑性能，增强了调试能力。

第一个上板例程软件介绍


Quartus Prime 15.1 (推荐版本)

对于初学者，推荐使用Quartus Prime 15.1版本，避免因界面差异带来的未知错误。在本教材和案例中，我们会使用此版本。此软件将引导用户从创建工程、编写和实现Verilog代码开始，直至完整设计出能在FPGA上运行的逻辑电路和子电路。

创建工程

工程是Quartus Prime设计流程中的基础单元。设计的每个逻辑电路或子电路都以工程的形式存在于单独的文件夹中。创建工程时，选择一个合适的目录保存所有工程文件。对于实际情况，创建一个特定于项目的文件夹，如本指南中所采用的`Introtutorial`文件夹。该文件夹用于存储示例设计文件，例如一个简单的双路灯控电路。

使用Verilog进行设计输入

以双路灯控电路为例，该电路由两个按钮控制灯的开启与关闭。使用Verilog硬件描述语言来创建和实现这一设计，通过Quartus Prime的文本编辑器或手动创建文件，确保设计代码与顶层实体（顶层Verilog模块）的名称一致，并通过添加到工程中作为设计的一部。

在正式开发流程中，采用上述方法开始设计，包括创建设计文件、选择器件家族及型号、编译设计、编程与配置FPGA器件，以及进行测试。过程涉及从设计输入到生成目标芯片实现内容的多个步骤，充分验证设计的正确性和有效性。

类型选择与设置

在创建工程时，选择适合的器件家族与型号至关重要，如本示例中选用“Cyclone IV E EP4CE15F23C8”器件。通过设置，可以指定第三方EDA工具，构建工程的类型，并添加设计文件，构建设计满足功能、性能和规模需求的系统。

错误处理与测试

在设计过程中，错误检测与修正是不可或缺的环节。Quartus Prime提供的消息窗口可以帮助开发者快速识别代码错误，并通过高亮显示和解析代码的方式，精准定位问题位置。如最终有误，则示例代码进行修正，重新编译，直至成功。

此外，在由Quartus Prime生成的汇编模块生成的二进制文件（.sof文件）实现编程与配置后，设计电路的测试是最后一步，用户可观察电路的输出行为是否与设计预期相一致。